个人简介
J.Bhasker是Cadence Design Systems公司的资深设计师。他曾是朗讯科技贝尔实验室的杰出研究员。他撰写了多本关于硬件描述语言及综合的著作，包括畅销书“A VHDL Primer”和“A Verilog HDL Primer”。Bhasker在美国明尼苏达大学获得计算机科学博士学位，在新德里印度理工学院获得计算机技术硕士学位和电子工程学士学位。
内容简介
本书主要介绍SystemC的硬件建模方面，即SystemC的RTL可综合子集。采用该子集编写的模型可以综合成逻辑门电路，进而进入模型的硬件实现阶段。
本书专门面向那些希望学习和了解SystemC的设计工程师和系统工程师。本书适合于初学者，可以作为高校的体系结构、数字设计和系统设计等课程的教材。